Participation du laboratoire Lab-STICC dans le projet DGE SoCKET



Le projet DGE SoCKET

Le projet SoCKET réunit les efforts des industriels dans le domaine de l'aéronautique, du spatial, des semi conducteurs, et différents laboratoires publics pour adresser le problème des méthodologies de développement des systèmes embarqués critiques. En s'appuyant sur les complémentarités de compétences des différents intervenants les principaux objectifs du projet sont les suivants :

Définir un flot de développement "sans rupture", intégrant la qualification et la certification des équipements, depuis le niveau système jusqu'aux circuits intégrés et logiciels validés sur ces circuits intégrés
Maitriser et appliquer les méthodologies de développement des SoCs aux systèmes embarqués critiques
Maitriser la "dimension système" (matériel + logiciel) et leur mise en oeuvre dans les systèmes sur puce (SoC)
Maitriser la complexité et la réduction du temps de cycle de développement (par la mise en parallèle des développements matériel et logiciel), et optimiser le design de systèmes basés sur des SoCs
Assurer la dissémination de ces méthodologies de flot de conception via les pôles de compétitivité


Le laboratoire Lab-STICC

Le Laboratoire des Sciences et Techniques de l'Information, de la Communication et de la Connaissance (Lab-STICC) est une unité mixte de recherche entre le CNRS (UMR 3192) et l'Université Européenne de Bretagne dont l'UBS fait partie.

Créé en janvier 2008 d'une fusion de 4 laboratoires (LEST, TAMCIC, LESTER, SABRES), le Lab-STICC est dirigé par Alain Hillion (Telecom Bretagne) et par trois directeurs adjoints : Jean-Marc Boucher - TB, Gilles Burel - UBO et Marc Sevaux - UBS. Le conseiller scientifique est Claude Berrou, de l'académie des sciences, prix Marconi (l'équivalent du Nobel pour l'électronique) inventeur des turbo-codes. Le laboratoire, dans son ensemble, comprend environ 300 personnes, dont la moitié de doctorants et une dizaine de post-doctorants.

Le slogan du laboratoire " Des capteurs (de l'information) à la connaissance " résume bien l'approche scientifique qui est la sienne : apporter des solutions concernant les couches physiques au niveau radio-fréquence pour capter l'information et avoir un support de transmission performant, concevoir des systèmes de transmission et de traitement de l'information efficaces en s'appuyant sur les progrès conjoints de l'algorithmique et de la micro-électronique et enfin, interpréter l'information pour créer de la connaissance au profit de l'utilisateur final.

Le Lab-STICC regroupe trois grands domaines de recherche (3 départments)
Département CACS - Communications, Architectures, Circuits/Systems
Direction: Emmanuel Boutillon
59 permanents
Département MOM - Micro-Ondes et Matériaux
Direction : Patrick Queffelec
36 permanents
Département CID - Connaissance, Information, Décision
Direction : Gilles Coppin
22 permanents

Dans le cadre du projet SoCKET, c'est le département CACS et en particulier l'équipe Synthèse de Haut Niveau (High Level Synthesis) qui est impliquée dans l'axe lié aux problématiques de synthèse système.
L'équipe HLS possède une longue expérience dans les méthodologies et flots de conception de haut niveau, notamment dans le cadre du développement de l'outil GAUT.


Contribution au projet SoCKET

La synthèse de haut niveau permet une exploration rapide de différentes alternatives d'architectures matérielles pour un code à spécifier à un niveau de description algorithmique, typiquement une fonction décrite en langage C, ou à partir d'environnements logiciels tels MATLAB, Simulink, etc... Cette étape du flot de conception s'insère après la conception système et en amont de la synthèse RTL (cf. figure ci après).

La compilation, qui est la première étape de la synthèse de haut niveau, génère une représentation intermédiaire qui met en évidence le parallélisme de l'application. Durant cette étape, diverses transformations peuvent être guidées, comme le déroulage partiel de boucles, l'optimisation de code, etc... Ces techniques sont similaires à celles employées dans les dernières générations de compilateur pour processeur et en particulier les processeurs de traitement du signal.

Les différentes étapes effectuées par la suite opèrent sur le modèle de représentation interne :
- L'étape de sélection qui consiste à choisir la nature des ressources matérielles (opérateurs)
- L'étape d'allocation qui détermine le nombre de ressources à utiliser dans l'architecture finale
- L'étape d'ordonnancement qui affecte une date d'exécution à chacune des opérations
- L'étape d'assignation qui associe à chaque opération matériel dans l'architecture un opérateur et à chaque variable un registre

La synthèse peut avoir pour objectif de minimiser le temps (latence ou débit) sous contrainte de ressources, soit le coût (nombre minimal de composants, surface totale) sous contrainte de temps.

L'expertise du Lab-STICC dans le domaine de la synthèse de haut niveau pourra ainsi profiter à l'amélioration des outils qui, basés sur une approche orientée domaine, tirent bénéfices de propriétés intrinsèques à une classe d'application.
Le savoir-faire développé dans le cadre de ce projet permettra de faire évoluer l'outil de synthèse de haut niveau GAUT (Prise en compte du control, Adaptation des communications...). L'outil sera mis à disposition des partenaires et intégré au sein du flot de conception définit dans le cadre du projet SoCKET.


Figure 1: Rappel du positionnement des outils de synthèse de haut niveau dans un flot de conception




Contacts

Dr. CHAVET Cyrille
Maitre de conférence
Université Européenne de Bretagne - Université de Bretagne Sud
Lab-STICC, CNRS UMR 3192
Centre de recherche Christian Huygens
Tel : (+33)2.97.87.45.65
Dr. COUSSY Philippe
Maitre de conférence
Université Européenne de Bretagne - Université de Bretagne Sud
Lab-STICC, CNRS UMR 3192
Centre de recherche Christian Huygens
Tel : (+33)2.97.87.45.65






Pour toute remarque et/ou question, contactez le créateur de la page ©: CHAVET Cyrille